2006年4月自考“计算机系统结构”试题

　　

课程代码：02325

一、单项选择题（本大题共10小题，每小题1分，共10分）

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

1．对系统程序员不透明的应当是( )

A．虚拟寄存器B．Cache存储器

C．指令缓冲寄存器D．系列机各档不同的数据通路宽度

2．在计算机系统设计中，比较好的方法是( )

A．从上向下设计B．从下向上设计

C．从两头向中间设计D．从中间开始向上、向下设计

3．程序员编写程序时使用的地址是( )

A．有效地址B．主存地址

C．逻辑地址D．辅存实地址

4．浮点数尾数基值rm=16，除尾符之外的尾数机器位数为8位时，可表示的规格化最大尾

数数值为( )

A．1／2B．15／16

C．1／256D．255／256

5．总线控制机构为解决N个部件使用总线时优先次序的裁决，采用集中式定时查询，需另

外增加控制线路根数为( )

A．3B．N+2

C．2N+lD．2+[log2N]

6．外部设备打印机适合于连接到( )

A．选择通道B．字节多路通道

C．数组多路通道D．任意一种通道

7．下列关于虚拟存储器的说法，比较正确的应当是( )

A．更换替换算法能提高命中率

B．访主存命中率随主存容量增大而提高

C．访主存命中率随页面大小增大而提高

D．在主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率

8．CRAY-1的流水线是( )

A．多条单功能流水线B．一条单功能流水线

C．一条多功能流水线D．多条多功能流水线

9．多级混洗交换网络又称为( )

A．移数网络B．Omega网络

C．STARAN网络D．数据交换网络

10．多处理机主要实现的是( )

A．任务级并行B．指令级并行

C．操作级并行D．操作步骤的并行

二、填空题(本大题共10小题，每空1分，共20分)

请在每小题的空格中填上正确答案。错填、不填均无分。

11．我们说以软件为主实现的机器为______，以区别由硬件或_______实现的实际机器。

12．计算机系统的3T性能目标是_______的计算能力、______的主存容量和1Tbyte／s的

I／O带宽。

13．引入数据表示的两条基本原则是：一看系统的效率有否提高；二看数据表示的______性和________率是否高。

l4．中断系统软硬件功能分配实质是中断_______硬件和中断______软件的功能分配。

15．虚拟存储器主要是为解决主存______满足不了要求发展出来的，Cache存储器是为解决主存______满足不了要求发展出来的。

16．Cache存储器采用组相联的映象规则是组间_______映象，组内各块间_____映象。

17．流水有部件、处理机、系统等不同等级，多个处理机之间的流水属_______级流水，也称_______流水。

18．根据流水线中各功能段之间是否有反馈回路，可把流水线分为______流水和______流水。

19．阵列机开发并行性的途径是______，是利用并行性中的______性。

20．从对执行程序或指令的控制方式上，将计算机系统分为由控制驱动的________方式和由数据驱动的________方式。

三、简答题（本大题共5小题，每小题6分，共30分）

21．器件的发展对逻辑设计方法有哪些影响？

22．按CISC方向，面向操作系统的优化实现来改进指令系统有哪些思路？

23．主存实际频宽与模数m的关系是什么？出现这种现象的原因是什么？

24．在“一次重叠”的机器中，“一次重叠”的含义是什么？并指出在这种机器中会出现哪些相关？

25．简述哈夫曼压缩概念的基本思想。

四、简单应用题（本大题共2小题，每小题10分，共20分）

26．向量D=A*（B+C），各向量元素个数均为N，根据CRAY-1方式分解为3条向量指令：

①V3←存储器{访存取A送入V3寄存器}

②V2←V0+V1{B+C→K}

③V4←V2*V3{K+A→D}

当采用下述三种方式工作时，各需要多少拍才能得到全部结果？

（1）①、②、③串行执行；

（2）①和②并行执行完后，再执行③；

（3）采用链接技术。

（注意：在CRAY-1处理机上，启动存储器、启动流水线功能部件、数据打入寄存器都各需要1拍的延迟时间，加法、访存为6拍，乘法为7拍。）

27．某程序包含5个虚页，其页地址为4，5，3，2，5，1，3，2，2，5，1，3。当使用LRU法替换时，为获得最高的命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？

五、综合应用题（本大题共2小题，每小题10分，共20分）

28．设中断屏蔽位“1”对应于开放，“0”对应于屏蔽，各级中断处理程序的中断级屏蔽位设置如下：

中断处理

程序级别中断级屏蔽位

1级2级3级4级

第1级0000

第2级1011

第3级1000

第4级1010

（1）当中断响应优先次序为1→2→3→4时，其中断处理次序是什么？

（2）如果所有的中断处理都各需3个单位时间，中断响应和中断返回时间相对中断处理时间少得多。当机器正在运行用户程序时，同时发生第2、3级中断请求，经过二个单位时间，又同时发生第1、4级中断请求，试画出程序运行过程示意图。

29．用霍纳法则给定的表达式如下：

E=a(b+c(d+e(f+gh)))

利用减少树高的办法加速运算，要求

（1）画出树形流程图；

（2）确定运算级数TP，处理机机数P、加速比SP和效率EP等的值。